三星揭露 HBM 三階段演進藍圖：最終推 zHBM 垂直堆疊於 XPU，頻寬增 230% 且免中介層

據報導，三星在 Hot Chips 2026 揭露 HBM 架構的三階段演進藍圖，最終目標是將 HBM 直接堆疊於 AI 加速器上的 zHBM 架構。第一階段聚焦客製化 HBM，將 xPU 部分功能移至 Base Die 以釋放運算單元面積；同時在 HBM4 導入 D2D PHY 降低功耗，並針對 HBM5 的局部熱點推出 HPB（熱傳導路徑區塊）技術，可涵蓋 50% 的 PHY 區域並降低逾 35% 峰值溫度。第二階段計畫在 Base Die 閒置空間整合記憶體擴充控制器與 PHY，藉此擴充記憶體容量以應對大型模型 KV 快取需求。第三階段為 3D 整合的 zHBM 方案，將 HBM 垂直堆疊於 XPU 上方，省去 2.5D 封裝的中介層（Interposer）。zHBM 採用分散式 I/O 架構，三星宣稱與標準 HBM4E 相比，可提升 70% 能源效率、增加 230% DRAM 頻寬，每個 DRAM 模組最多節省 100W 功耗，並為 XPU 釋出 8.3% 功耗空間；展示方案為單一 XPU 配置 4 組 zHBM。為實現此架構，三星正開發 WoW（晶圓對晶圓）與 HCB（混合立方鍵合）等先進封裝技術。