跳到主要內容
2026-09-13 日報
晶片與算力

台積電提出 STCO 概念重塑先進封裝研發,擬打破線性供應鏈推動設備與材料廠提前參與

TechNews 科技新報單一來源
尚未逐項核實

目前依單一來源整理,這是來源數量描述,不是對消息真假的判定。

據報導,台積電營運與先進封裝技術暨服務副總經理何軍於 SEMICON Taiwan 期間提出「系統技術協同最佳化」(STCO)概念,擬打破晶片設計、先進封裝與機櫃系統架構的線性開發常態。業界指出,雲端服務商 ASIC 等核心晶片開發週期已從兩年縮短至一年一代,使先進封裝良率改善時間遭壓縮;同時,封裝材料因 AI 晶片迭代加速,生命週期從過去的 10 至 20 個世代縮短為 1 到 2 代。 此外,台積電 CoWoS 具備 S、R、L 三種架構,需搭配不同中介層並連接運算晶片、記憶體與未來的矽光子晶片,介面整合的翹曲與散熱問題大幅增加材料配方難度。為避免系統端散熱等問題導致封裝結構需重新設計,台積電計畫將供應鏈轉為集中式共同研發,讓設備與材料商在封裝開發前期即參與。據悉,台積電已透過 3DIC 聯盟攜手應材、志聖、長興材料與致茂等業者,著手定義設備通訊傳輸等標準化模組,以簡化修改程序並縮短開發週期。
讀原始報導

這則事件的發展

  1. 2026-09-05據報導台積電規劃高密度 3D 先進封裝路線圖,以仿人腦架構突破 2D 矽縮放極限
  2. 2026-09-02台積電發表全維度技術微縮藍圖:2027 年推 9 倍光罩 CoWoS,HBM5 將採 N3 Base Die
相關主題