台積電發表全維度技術微縮藍圖：2027 年推 9 倍光罩 CoWoS，HBM5 將採 N3 Base Die

據報導，台積電在 SEMICON Taiwan 2026 發表全維度技術微縮藍圖，指出因應 AI 運算效能每年 4 至 5 倍的增長，半導體微縮焦點已從單晶片（SoC）轉向「系統整合微縮」。 在巨型封裝方面，台積電 2026 年已量產 5.5 倍光罩尺寸的 CoWoS（良率逾 90%），預計 2027 年推出 9 倍光罩尺寸平台，未來規劃推升至 14 倍以上。記憶體與互連部分，HBM4 採用 N12 Base Die 可降低 45% 能耗並提升 2.5 倍頻寬，下一代 HBM5 將進一步採用 N3 Base Die；3D 堆疊 A16 SoIC 則預計於 2029 年推出 4.5 微米方案並量產。 矽光子（COUPE）第一代於今年量產，目標 2030 年前實現 4 Tbps 傳輸頻寬。針對單一封裝功耗預計增加 6 倍的挑戰，台積電在中介層整合密度達 1,000 µF/mm² 的深溝槽電容（DTC）與穩壓器（IVR）；散熱方面已將 CoWoS 系統熱阻降低 40%，終極目標為推出「無熱介面材料（TIM-less）」方案，直接於晶片背面製造微通道進行液冷。 此外，台積電主導的 3D IC 設計語言 3Dblox 已於 2025 年納入 IEEE 標準化進程。