據報導台積電規劃高密度 3D 先進封裝路線圖，以仿人腦架構突破 2D 矽縮放極限

據 DigiTimes 報導，隨著傳統 2D 矽縮放技術逐漸逼近物理極限，台積電（TSMC）正為 AI 晶片規劃高密度 3D 先進封裝路線圖。該封裝技術的設計旨在模仿人類大腦的架構連結性，藉此引導人工智慧硬體的未來發展方向。