據報台積電 COUPE 矽光子封裝將於 2026 年量產，延遲降至插拔式模組的十分之一

據報導，台積電正透過 TSMC-COUPE（緊湊型通用光子引擎）矽光子代工平台與封裝架構，布局 AI 與高效能運算互連技術。 COUPE 透過台積電 SoIC 技術將電子晶粒與光子晶粒垂直堆疊，縮短電路與光學元件間的電氣路徑，以降低寄生電阻、電容與電感。台積電預計於 2026 年量產基於基板的 COUPE 共同封裝光學元件（CPO）解決方案。 效能數據顯示，封裝內 COUPE 的功耗效率為插拔式板級模組的兩倍，延遲則降至十分之一。該平台配備 200 Gbps 微環調變器，2025 年的報告指出已與多名客戶達成 200 Gbps 運作，目標將資料中心傳輸能耗降低超過 50%。 在系統整合方面，光子技術已納入 3DFabric 組合，除透過 SoIC 進行垂直整合，亦利用 CoWoS 將光學引擎、交換器或加速器 ASIC、小晶片與高頻寬記憶體結合於中介層與基板上，使無廠半導體公司無需自建光子工廠即可採用光學互連。 此外，台積電亦在探索晶圓級數位光學運算系統，在 8-bit、512x512 的展示中，每次乘加運算功耗低於 0.08 皮焦耳（pJ）。