據報台積電 CoWoS-L 結合 LSI 矽橋與 RDL 技術，解決尺寸限制成次世代 AI 加速器首選

據 SemiWiki 報導分析，台積電先進封裝平台 CoWoS 的三大分支中，結合局部矽互連（LSI）與 RDL 技術的 CoWoS-L 正成為次世代大型 AI 加速器的首選。 最成熟的 CoWoS-S 採用大型矽中介層，具備極高連線密度、低延遲與嵌入式深溝槽電容（eDTC）帶來的供電穩定性；但隨著 AI 晶片擴大，其矽中介層易超出傳統微影光罩極限，需依賴光罩拼接技術，導致製程複雜度與成本增加。 2023 年量產的 CoWoS-R 改用重布線層（RDL）中介層，以銅線與聚合物介電材料取代大型矽晶片，具備較佳的機械柔韌性與封裝擴展性，但佈線尺寸較大，傳輸密度不如 CoWoS-S。 2024 年進入量產的 CoWoS-L 採混合設計，以 RDL 中介層負責大範圍佈線，並在處理器與高頻寬記憶體（HBM）等需極高頻寬的相鄰區域嵌入 LSI 矽橋，同時支援 eDTC。 報導指出，CoWoS-L 兼具 CoWoS-S 的關鍵區域傳輸效能與 CoWoS-R 的擴展性，能解決純矽中介層尺寸受限及純 RDL 密度不足的問題，最契合未來整合多個運算小晶片與大量 HBM 堆疊的 AI 硬體發展方向。