據報 HBM4 頻寬將達 2.8 TB/s 且 I/O 翻倍，以應對 AI 算力與記憶體頻寬發展失衡的「記憶體牆」

據 SemiWiki 報導，當前 AI 加速器的浮點運算能力約每兩年增長三倍，但高頻寬記憶體（HBM）的頻寬增長不到兩倍，加劇了限制系統效能的「記憶體牆」問題。世代演進數據顯示，HBM1 提供 1,024 個資料 I/O 與約 128 GB/s 頻寬；HBM3E 維持 1,024 個 I/O，但單堆疊頻寬提升至約 1 TB/s。未來的 HBM4 將介面翻倍至 2,048 個 I/O，擴展至 32 個通道與 64 個偽通道（pseudo-channels），目標頻寬約達 2.8 TB/s。在系統層級，八個 HBM3 堆疊理論上可提供約 5.3 TB/s 頻寬，遠高於八通道 DDR5 伺服器配置的 307 GB/s。然而，HBM3E 消耗的矽面積約為同容量 DDR5 的三倍，且更高的堆疊與熱通量帶來封裝與散熱風險，使液冷、混合鍵合（hybrid bonding）與玻璃基板成為必要技術。在可靠性方面，自 HBM3 起導入雙層保護機制，結合系統級 CRC 或 ECC 與晶粒內部的 Reed-Solomon 錯誤更正碼，以避免單一記憶體缺陷癱瘓大型加速器叢集。