華為麒麟 9050 Pro 裸片顯微照曝光：首採雙裸片垂直堆疊，電晶體密度提升 55% 且 NPU 支援 30B 模型端側部署

據半導體分析機構 Kurnal Insights 發布的裸片（Die Shot）顯微照，華為麒麟 9050 Pro 首次將「邏輯折疊」（LogicFolding）技術商業化落地。 照片顯示，該晶片由兩顆尺寸相同的裸片垂直堆疊而成，單顆面積約 120.65mm²（略小於前代麒麟 9030S），一顆負責核心計算邏輯，另一顆專用於 SRAM 和快取。據爆料者 @Taog_1575 解析，邏輯裸片採用中芯國際 N+3 製程，SRAM 裸片則採 N+2 製程。 華為半導體業務部總裁何庭波先前在論文中指出，麒麟 9050 Pro 等效電晶體密度較前代提升約 55%（達每平方毫米約 2.38 億個）；在效能對齊條件下，NPU 功耗降低 66%、GPU 功耗降低 58%、CPU 效能核心功耗降低 41%。在 AI 算力方面，其達芬奇架構 NPU 支援在端側部署 30B 參數的 MoE（混合專家架構）大模型。 該晶片已於 9 月隨 Mate XT 2 三折疊手機首發，並搭載於 10 月發布的 Mate 90 Pro Max 與 Mate 90 RS 非凡大師版。市場研究機構伯恩斯坦報告指出，此 3D 堆疊技術將華為與蘋果的行動晶片技術差距從四年縮小至約三年，但良率與散熱仍是大規模量產的挑戰。