台積電揭示 AI 晶片設計路線圖：聚焦 NanoFlex 製程、3DFabric 封裝與 COUPE 光學引擎

據報導，台積電（TSMC）在開放創新平台論壇（OIP Forum）上揭示針對 AI 時代的晶片設計路線圖，核心目標為提升每單位能量的運算效率。在製程方面，台積電透過奈米片電晶體與設計技術協同最佳化（DTCO），並利用 NanoFlex 系列讓設計者依據 AI 工作負載在效能與能效間取得平衡。為解決記憶體頻寬瓶頸，路線圖強調透過 CoWoS 與 3DFabric 3D 堆疊技術，將邏輯晶片與高頻寬記憶體（HBM）緊密整合。 針對系統擴展後的通訊限制，台積電提出 TSMC-COUPE 緊湊型光學引擎，以光學連結取代部分高耗能的電子連結，並將共封裝光學（co-packaged optics）列為 2026 年論壇重點技術。此外，面對複雜的多晶片架構，台積電推動 3Dblox 標準以統一設計描述，並提出基於代理（agent-based）的 AI 工作流程來最佳化佈局佈線與修復違規；官方預告 2026 年將與生態系夥伴聚焦發展自主 AI 設計工作流程。