跳到主要內容
2026-08-28 日報
晶片與算力

Architect Labs 稱 AI 兩週內完成 Redwood 加速晶片設計,預估能效達 Jetson Orin Nano 3.4 倍

SemiWiki單一來源
尚未逐項核實

目前依單一來源整理,這是來源數量描述,不是對消息真假的判定。

Architect Labs 宣布由 AI 在不到兩週內設計並驗證出 AI 加速晶片 Redwood。據該公司表示,兩名人類架構師僅提供書面規格,AI 系統即生成了暫存器傳輸級(RTL)設計、驗證環境、韌體、驅動程式與自訂運算核心(kernels)。 Redwood 目前運行於 AMD Versal FPGA 上,尚未進入實體晶片製造階段。該平台專為機器人與無人機等邊緣裝置的推論設計,架構結合矩陣與向量運算引擎及專用晶片內網路,可將注意力機制(attention)、鍵值快取(KV caching)與動態量化等功能在本地端執行,並已成功運行 Qwen 與 Llama 等開源權重模型。 官方指出,修改高階規格後,AI 可在 48 小時內重新生成、驗證並部署大部分設計;且首次從模擬轉移至 FPGA 時無任何硬體 Bug,各區塊的程式碼與功能覆蓋率均超過 95%。效能方面,Architect Labs 預估若採用三星 8 奈米製程,Redwood 的吞吐量將是 Nvidia Jetson Orin Nano 的 1.75 倍,功耗低 1.9 倍,每瓦效能提升 3.4 倍。不過此數據為 FPGA 測量推算,尚未經第三方或實體晶片驗證。此外,運行於 Redwood 上的模型已能為該加速器本身找出時序與核心的最佳化方案。
讀原始報導

背景

現場可程式化邏輯閘陣列(FPGA)是一種在製造後仍可重複編程的積體電路,透過配置內部的邏輯區塊來執行各種數位功能。暫存器傳輸級(RTL)則是數位電路設計的抽象層,常以 Verilog 或 VHDL 等硬體描述語言建立,用來模擬硬體暫存器之間的訊號流動與邏輯運算。

來源

本期分類